Патент №2515225 - Каскадное парафазное логическое устройство
Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах при реализации логических устройств. Технический результат - повышение быстродействия устройства. Устройство содержит тактовый КМДП инвертор и в каждом каскаде два транзистора сброса n-типа, два КМДП инвертора, элемент задержки и логический блок, ключевые цепи, выполненные из последовательно соединенных транзисторов n-типа, шины питания и земли. Элемент задержки содержит два инвертирующих элемента, каждый из которых содержит транзистор p-типа и транзистор n-типа. КМДП инверторы включены по схеме триггера. 2 ил.
Классификация патента
Код | Наименование |
---|---|
МПК H03K 19/0948 | Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход - с использованием комплементарных МОП-структур |